機(jī)電系統(tǒng)的開發(fā)需要將物理子系統(tǒng)與控制系統(tǒng)和嵌入式軟件進(jìn)行集成。從最初開發(fā)到生產(chǎn)的整個(gè)過程中，工程師們會使用基于模型的設(shè)計(jì)對多學(xué)科機(jī)電系統(tǒng)進(jìn)行建模、仿真和驗(yàn)證。
借助 MATLAB、Simulink 和 Simscape，您可以：
· 了解從算法設(shè)計(jì)到被控對象行為這個(gè)過程中所涉及的復(fù)雜系統(tǒng)交互
· 與多個(gè)團(tuán)隊(duì)同時(shí)開展工作來加快開發(fā)速度
· 預(yù)測并優(yōu)化系統(tǒng)性能
· 提高機(jī)電系統(tǒng)的質(zhì)量并使用更少的硬件原型進(jìn)行測試
· 通過從仿真模型自動生成代碼來消除手動編碼錯(cuò)誤
· 維護(hù)從需求到設(shè)計(jì)再到代碼的可追溯性
· 將設(shè)計(jì)模型重用為可操作的數(shù)字孿生
建模
使用 Simscape 開發(fā)系統(tǒng)或組件級模型，以表示系統(tǒng)在電氣、機(jī)械或流體領(lǐng)域的物理部分。從現(xiàn)有 CAD 文件導(dǎo)入設(shè)計(jì)，以實(shí)現(xiàn) 3D 物理組件和 SPICE 子電路的可視化，從而整合制造商的特定行為。在開發(fā)的早期階段，通過仿真優(yōu)化系統(tǒng)性能并發(fā)現(xiàn)集成錯(cuò)誤。重用仿真模型，以便進(jìn)行虛擬調(diào)試或獲得可操作的數(shù)字孿生。
控制設(shè)計(jì)和調(diào)度邏輯
使用波特圖或根軌跡等線性控制技術(shù)對非線性物理模型進(jìn)行線性化，以開發(fā)閉環(huán)控制系統(tǒng)，或使用模型預(yù)測控制或穩(wěn)健控制等先進(jìn)控制策略。利用預(yù)置函數(shù)和交互式工具自動調(diào)整和優(yōu)化控制器，以滿足系統(tǒng)的性能要求和穩(wěn)定性約束條件。分析超調(diào)量、上升時(shí)間、相位裕度和增益裕度等時(shí)域和頻域的關(guān)鍵性能和穩(wěn)定性特征。
開發(fā)并驗(yàn)證用于調(diào)度控制和錯(cuò)誤處理的狀態(tài)機(jī)。在執(zhí)行調(diào)度邏輯識別潛在設(shè)計(jì)錯(cuò)誤的同時(shí)，使用圖形動畫對該邏輯進(jìn)行分析和調(diào)試。
硬件在環(huán)測試與快速控制原型設(shè)計(jì)
使用快速控制原型設(shè)計(jì) (RCP) 完善算法，以便為生產(chǎn)環(huán)境做好準(zhǔn)備。對被控對象和環(huán)境模型進(jìn)行硬件在環(huán) (HIL) 仿真，以減少物理原型的使用。在 Speedgoat 硬件上運(yùn)行實(shí)時(shí)仿真并在 MATLAB 中分析結(jié)果，以提高機(jī)電系統(tǒng)的性能。
產(chǎn)品級代碼生成
直接從 MATLAB 和 Simulink 自動生成經(jīng)過優(yōu)化的 C、C++、IEC 61131-3（結(jié)構(gòu)化文本和梯形圖）、CUDA、Verilog 或 VHDL 代碼，從而消除手動編碼錯(cuò)誤。利用浮點(diǎn)和定點(diǎn)設(shè)計(jì)工具來研究性能上的權(quán)衡。將生成的獨(dú)立于硬件的代碼集成到 PLC 平臺的集成開發(fā)環(huán)境 (IDE) 當(dāng)中，以部署到實(shí)時(shí)硬件以及進(jìn)行聯(lián)機(jī)調(diào)試。
